zynq7000系列选型

本文档旨在详细介绍Zynq-7010/7020开发板的硬件接口资源以及相关的设计注意事项。

Zynq-7000处理器的各BANK电压最高不超过3.45V。上拉电源电压通常不应超过所在BANK的供电电源电压。当外接信号电平与IO电平不匹配时，应在两者之间增加电平转换芯片或信号隔离芯片。对于按键或接口的设计，需要考虑ESD防护，选型时需关注结电容是否合适，以避免影响信号通信。

关于核心板硬件资源，SOM-TLZ7x-S核心板集成了CPU、ROM、RAM、U PHY、晶振、电源、LED等硬件资源，并通过邮票孔连接方式引出IO。详细情况请参阅《SOM-TLZ7x-S核心板硬件说明书》。

电源设计方面，CON9为12V2A直流输入DC-417电源接口，可适配特定尺寸的电源插头，并带有过流过压保护功能。VDD_12V_BRD通过DC-DC降压芯片输出VDD_5V_MAIN电源供核心板使用，同时为U OTG电路提供5V电源。VDD_12V_BRD还通过多路芯片输出VDD_3V3_MAIN、VDD_1V8_BRD和VDD_1V5_BRD电源，供底板外设使用。为满足系统上电时序要求，需要使用核心板的PG2_EN3/PU/1V8引脚控制各电源的使能。

在设计过程中，评估底板未提供2.5V电源输出的场合，若PL端HR BANK配置为LVDS_25电平，则需额外提供2.5V电源至底板J1接口的相关引脚。评估底板板载的5个LED指示灯，包括LED1、LED2、LED3、LED4和LED5，其中LED5为12V电源指示灯，上电默认点亮。

JTAG仿真调试接口CON2采用简易牛角座连接器，间距2.0mm，可适配创龙科技的TL-DLC10下载器。设计时需注意JTAG接口引脚的电平为3.3V，第14引脚预留为CPU的PS_SRST_B引脚提供复位信号，由于PS_SRST_B引脚电平为1.8V，设计时需进行电平转换。

评估底板共有7个按键，包括POR复位按键、PROGRAM按键、RESET(SRST)复位按键以及用户输入按键等。设计时需特别注意各按键的功能以及对应的使能引脚，以确保核心板的功能正常。

设计过程中还需注意系统复位信号的产生以及各启动模式的选择。SW3为6bit启动方式选择拨码开关，常用的启动模式有三种，设计时需根据具体需求进行选择。

关于U接口、Micro SD卡接口、以太网口等的设计也需要注意相应的电气特性和电平要求。设计注意事项中强调了引脚在初始化过程中的稳定性，以及部分特殊引脚的使用注意事项。

以上就是关于Zynq-7010/7020开发板的硬件接口资源以及设计注意事项的详细介绍。希望对您了解该开发板的设计过程有所帮助。